1.1列举一个纯属于信号完整性类型的问题
单个线网的信号质量：在信号及返回路径上由于阻抗突变引起的反射与失真。

1.2列举一个纯属于电源完整性类型的问题
在地、电源网络阻抗上的压降

1.3列举一个纯属于电磁兼容类型的问题
元件或系统产生的电磁干扰

1.4列举一个同时属于信号完整性类型和电源完整性类型的问题
噪声？虽然比较笼统，先这样写吧，具体不清楚。

1.5是什么造成了阻抗的不连续
阻抗发生改变的的几种情况：
（1）互连线末端
（2）线宽变化
（3）层转换
（4）返回路径平面上的间隙
（5）插接件
（6）路由拓扑的改变，比如分支线、T形线或桩线

1.6当互连线具有频率相关损耗时，传输信号会发生什么变化?
信号造成的高频损耗比低频要大，结果就是在传播中信号的上升边将会被拉长。当这个上升边退化到接近信号的单位间隔时，1比特的信息将会泄漏到下一个甚至下下个比特，产生符号间干扰。

1.7引起串扰的两种机制是什么?
容性耦合和感性耦合

*1.8为了将串扰最低化，应该如何设置两个相邻信号路径的返回路径?
返回路径是均匀平面时的结构是实现最低串扰的结构

1.9 低阻抗电源分配网络降低了电源完整性问题。列出低阻抗电源分配网络的3个设
计特征。
（1）相邻的电源和地分配层平面的介质应该尽可能薄，以使它们更紧密贴近。
（2）加装多个低电感去耦电容器。
（3）封装时安排多个很短的电源和地引脚。
（4）低阻抗稳压模块（voltage regulator moudle ， VRM）。
（5）封装去耦电容器。
（6）片内去耦电容。

1.10 列出有助于降低电磁干扰的两个设计特征。
减小轨道塌陷的物理设计能降低辐射。
将电路板的高速部分与噪声可能要逃逸的路径加以隔离。
在所有连接电缆（特别是双绞线）上正确使用铁氧体，将明显地减小天线效应。
使用低阻抗连接的屏蔽电缆将减小电磁干扰问题。

1.11 使用经验法则在什么时候是一个好主意?在什么时候不是一个好主意?
在分析问题时，可以首选经验法则作为标尺来权衡每个答案的可信度。可以将经验法则作为仿真验证的初始期望。但是经验法则并不是分准确，只能快速地给出答案，所以，在设计完成阶段，绝不应该再使用。

1.12 信号的哪种最重要的特征影响到信号是否会存在信号完整性问题?
频率越高，上升沿的时间越短，越容易引起信号完整性的问题

1.13 为了解决问题，哪一点信息是最需要了解的?
解决信号完整性的有效办法，很大程度上基于对互连线阻抗的理解。如果对阻抗有清晰的直觉认识，而且能把互连线的物理设计与阻抗联系起来，在设计的过程中就能消除很多信号完整性的问题。

1.14 最好的设计实例就是值得遵循的惯例。试给出几个最佳电路板互连设计的实例。

1.15 模型和仿真有什么区别?
仿真就是在制作硬件之前对系统性能进行预估，通常只仿真系统中那些对信号完整性效应敏感的网络。这些网络称为“关键网络”。一般来说，这些网络是时钟线，也可能是一些高速总线，分析常常是针对局部的。在100MHz时钟频率产品中，可能仅有5%~10%的关键网络:在时钟频率为200MHz或更高的产品中，关键网络可能超过50%，这时整个系统都需要进行仿真
将物理结构转换为电路元件的过程称为建模。电路模型是一种近似。

1.16 最重要的分析工具是哪3类?
经验法则
解析近似
数值仿真

1.17 伯格丁第9条规则是什么?
在没有事先对结果进行预测的情况下，绝不要进行测试和仿真。

1.18 在设计流程中加入测量环节的3个重要原因是什么?
在设计周期的每个阶段，当元器件是现成的或可从经销商处外购时，应通过测量为器件创建模型。
在设计周期的每个阶段，当元器件是从经销商处外购时，对元器件影响系统性能的情况进行实测。这是一种不需要建立模型而确定预期性能的快速方法。
在设计周期的每个阶段，当元器件是从经销商处外购时，通过测试对功能模块或系统进行调试。

1.19 一个2GHz时钟信号的周期是多大?对其上升边的合理估计是多大?
在大多数高速数字系统中，分配的上升边约为时钟周期的10%
基于这一理论，上升边与时钟频率的近似关系为RT=1/(10*Fclock)
RT代表上升边（单位ns）Fclock代表时钟频率（单位GHz）
则上升边RT=1/(10*2)=0.05ns

1.20 SPICE模型和IBIS模型有什么区别?
Spice模型包含了驱动器的具体特征和工艺技术的有关信息。
Ibis是定义输入或输出驱动器的V-I和V-t特性响应的一种格式。

1.21 麦克斯韦方程组描述什么?
这四个方程描述了导体和电介质与电场和磁场之间的相互作用。归根结底，信号只是在传播电场和磁场。
麦克斯韦方程.png
1.22如果底层时钟的频率为2GHz，而数据以双倍速率计，那么信号的数据率是多少?
4G（应该是这个数）